高速キャリージェネレター付き8ビット加算・減算器の製作 ― 2025年02月06日 21:36

高速キャリージェネレター付き8ビット加算・減算器の製作
デジタル回路の学び直しをしています。テキストは、大川喜邦著「デジタル回路」です。組合せ回路の部分が終わりました。組合せ回路のまとめとして、高速キャリージェネレーター付きの8ビット加算・減算器を基本的なTTLだけで設計、製作しました。最終的には、TTLが30個でできました。
。
ウラ面はこんな感じです。
手ハンダなので、スパゲティボールです。
基板上の"Value A"と"Value B"のスイッチに-128から127までの数値を設定し、加算・減算した結果を"Result"LEDに表示します。負の数は2の補数表現です。
回路図は、ここ にあります。
CPUの中のALUの一部を解析するとこんな感じになるのでしょうね。
コメント
トラックバック
このエントリのトラックバックURL: http://kida.asablo.jp/blog/2025/02/06/9752815/tb
コメントをどうぞ
※メールアドレスとURLの入力は必須ではありません。 入力されたメールアドレスは記事に反映されず、ブログの管理者のみが参照できます。